BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-311241

(43)Date of publication of application: 07.11.2000

(51)Int.CI.

G06T 1/20 G06T 3/40 H04N 1/393 H04N 5/262

(21)Application number: 11-121547

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:

28.04.1999

(72)Inventor: UENO AKIRA


NAKAZONO KEISUKE

(54) IMAGE PROCESSOR

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an image processor which can decrease the quantity of data to be transferred via a bus and also can perform plural image processing operations including the scaling processing in real time and via a pipeline without increasing the memory capacity.

SOLUTION: A memory 6 consisting of (4×5) pieces of independent memory elements is prepared at the preceding stage of a scaling processing part 8 to perform the 16-point cubic interpolation processing. The memory 6 is used with switching carried out in every row between (4×4) pieces of memory elements which read out the input data for the interpolation processing and (4×1) pieces of memory elements which write the output data given from the preceding processing part. Then (4×4) pieces of data which are stored in a read memory element of the memory 6 and necessary for the interpolation processing are selectively read out to carry out the interpolation processing. At the same time, the



output data given from the preceding processing part are written in the remaining write memory elements to carry out the pipeline processing.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

. (19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-311241 (P2000-311241A)

(43)公開日 平成12年11月7日(2000.11.7)

(51) Int.Cl. ⁷		識別記号	FΙ		5	テーマコード(参考)
G06T	1/20		G 0 6 F	15/66	L	5B057
	3/40		H04N	1/393		5 C O 2 3
H 0 4 N	1/393			5/262		5 C O 7 6
	5/262		G06F	15/66	355C	

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出願番号	特願平11-121547	(71) 出題人 000000376
		オリンパス光学工業株式会社
(22)出願日	平成11年4月28日(1999.4.28)	東京都渋谷区幡ヶ谷2丁目43番2号
		(72)発明者 上野 晃
·		東京都渋谷区幡ケ谷2丁目43番2号 オリ
		ンパス光学工業株式会社内
		(72)発明者 中薗 啓介
		東京都渋谷区幡ケ谷2丁目43番2号 オリ
		ンパス光学工業株式会社内
		(74)代理人 100087273
		弁理士 最上 健治


最終頁に続く

(54) 【発明の名称】 画像処理装置

(57)【要約】

【課題】 バスのデータ転送量を低減すると共にメモリ 容量を増やすことなく、拡大縮小処理を含む複数の画像 処理を、リアルタイムでバイブライン処理できるように した画像処理装置を提供する。

【解決手段】 拡大縮小処理部8の前段に16点C ubic補間処理を行うために4×5個の独立メモリ素子からなるメモリ6を備え、該メモリは補間処理を行うための入力データを読み出す4×4個のメモリ素子と前段の処理部からの出力データを書き込む4×1個のメモリ素子とに列単位で切り替えて用いるように構成され、該メモリの読み出しメモリ素子に格納されている補間処理に必要な4×4個のデータを選択的に読み出して補間処理を行い、同時に残りの書き込みメモリ素子へ前段の処理部からの出力データを書き込み、バイブライン処理を実行するように構成する。



1

【特許請求の範囲】

【請求項1】 固体撮像素子から出力されフレームメモリに記録された画像データに対して、拡大縮小処理部を含む複数の画像処理部で空間的な画像処理を施して出力させる画像処理装置において、前記拡大縮小処理部の前段に、(補間サイズの行数)×(補間サイズに少なくとも1を加えた列数)分の同時アクセス可能なメモリ素子からなるメモリを備え、該メモリは前段の画像処理部からの出力データを書き込むメモリ部と拡大縮小処理部への入力データを読み出すメモリ部とを列単位で切り替え 10可能に構成され、前記読み出しメモリ部に格納された補間に必要な(補間サイズの行数)×(補間サイズの列数)個のメモリ素子のデータを選択的に読み出し補間処理を行い、同時に残りの書き込みメモリ部へ前段の画像処理部からの出力データを書き込みパイプライン処理を実行するように構成したことを特徴とする画像処理装置。

【請求項2】 前記拡大縮小処理部は、m行 n 列(但し m, nは正の整数)の画像領域から一点の補間処理を行 うように構成されており、補間処理のための画像領域の 第1列目の1~m行目までのデータを、それぞれ前記メ モリの第1から第mのメモリ素子の第1のアドレスに、 第1列目の $m+1\sim 2m$ 行目までのデータを、それぞれ 第1から第mのメモリ素子の第2のアドレスに書き込 み、以降同様に、第1列目のデータをm個ずつ、第1か ら第mのメモリ素子に、アドレスをインクリメントしな がら一定の数だけ順次書き込み、同じ手順で、第2列目 のデータを第m+1から第2mのメモリ素子に書き込 み、以降同様に、第n+1列目までのデータをm×(n +1)個のメモリ素子に書き込んだ後、第n+2列目か らは再び第1から第mのメモリ素子へ同じ手順でデータ を書き込むメモリ制御手段を備え、画像を列方向に補間 するに当たって、どの画素を補間する場合でも、補間に 必要な全てのデータが同時に読み出せるように構成した ことを特徴とする請求項1に係る画像処理装置。

【請求項3】 列方向の一定数分の補間処理中及び前段の画像処理部の出力データの一定数分の書き込み中に、前段の画像処理部から出力される次列のデータの前記メモリへの書き込み及び拡大縮小処理部における処理の実行が可能か否かを判断し、拡大縮小処理部の前段の画像処理部の処理の実行/停止を制御する手段を備えていることを特徴とする請求項2に係る画像処理装置。

【請求項4】 列方向の一定数分の補間処理中及び前段の画像処理部の出力データの一定数分の書き込み中に、前段の画像処理部から出力される次列のデータの前記メモリへの書き込み及び拡大縮小処理部における処理の実行が可能か否かを判断し、拡大縮小処理部の処理の実行/停止を制御する手段を備えているととを特徴とする請*

* 求項2に係る画像処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、ディジタルカメラ等の電子的撮像装置に用いられる画像処理装置、特に少ないメモリ容量でリアルタイムでパイプライン処理を実現するととが可能な拡大縮小処理を含む画像処理装置に関する。

[0002]

【従来の技術】一般に、CCDなどの固体撮像素子を用いたディジタルカメラ等の電子的撮像装置における拡大縮小処理を含む画像処理手順としては、図13に示すように、まずCCD撮像素子101から出力された撮像信号はブリプロセス処理102がなされたのち、フレームメモリ103に一旦記憶される。次いで、フレームメモリ103から画像データを読み出し、拡大縮小処理を含むイメージプロセス処理104を順次行い、最後にJPEG処理105を行って、メモリカード106等の記録媒体に記録するという処理がなされている。

【0003】とのような画像信号の処理手順を実現する にあたって、従来は例えば図14に示すような画像処理装 置を用いている。すなわち、従来の画像処理装置は、バ ス201 にCPU202 と共にプリプロセス回路203,拡大 縮小処理部を含む複数のイメージプロセス回路204-1~ 204-n, JPEG処理部205 及びフレームメモリ206が それぞれ接続されて構成されている。そして、CPU20 2 の制御により、CCD撮像素子からの撮像信号がプリ プロセス回路203 で処理されたのちバス201 を通してフ レームメモリ206 に一旦記録される。次に、フレームメ 30 モリ206 から画像データを読み出し、パス201 を通して イメージプロセス回路204-1に入力して処理を行い、再 びバス201 を通してフレームメモリ206 に書き直す。以 下同様にして、バス201 を介してフレームメモリ206 と 拡大縮小処理部を含むイメージプロセス回路204-2~20 4-n との間でデータのやり取りを順次行って、最後にJ PEG処理部205 でJPEG処理を行い、処理データを フレームメモリ206 又はメモリカードに記録するように なっている。

【0004】次に、従来行われている拡大縮小処理の具体的な処理内容について説明する。図15はCubic補間処理により拡大縮小処理を行う態様を示す図で、このCubic補間処理はA~Pで示す16点の画素のデータを用いて、例えば中央のZで示している一点を補間するもので、画像の一点を補間するためには周囲の16画素のデータが必要となっている。図15において x a , x b , x c , x d , y a , y b , y c , y d は補間係数で、A~Pの16点の画素のデータをそれぞれA~Pで表すものとすると、Z位置の補間データは次式(1)で表される。

 $Z = xa \cdot ya \cdot A + xb \cdot ya \cdot B + xc \cdot ya \cdot C + xd \cdot ya \cdot D$ + $xa \cdot yb \cdot E + xb \cdot yb \cdot F + xc \cdot yb \cdot G + xd \cdot yb \cdot H$ + x a · y c · I + x b · y c · J + x c · y c · K + x d · y c · L + x a · y d · M + x b · y d · N + x c · y d · O + x d · y d · P · · · · · · · · · (1)

【0005】したがって、とのようなCubic処理を行う ためには、16点の画素データをメモリから取り出すとき に、ランダムアクセスすることができる必要がある。従 来、このような拡大縮小処理を行う前に、どのような形 式で画素データをメモリに保存していたかの一例を図16 に示す。図16に示すメモリは、補間するために要する画 素数が16であるので、16個のメモリ素子が用意されてお り、アドレス方向へ深さをもっている独立した16個のメ モリ素子で構成されている。そして、このような構成の メモリに対して画素データを格納して行く。画素データ の格納方法としては、図17に示すような格納方法が考え られる。図17は画像の左上部を詳細に示している図であ るが、画素Al~Plで示しているブロックの画素デー タを図16で示したメモリのアドレス1に格納する。次 に、画素A2~P2で示しているブロックの画素データ を同じマッピングでアドレス2に書き込む。以下、同様 に繰り返し操作を行って画像全領域の画素データをメモ 20 リに書き込む。

【0006】とのようにして画素データをメモリに格納 しておくことにより、画像のいずれかの領域のある一点 の補間に要するデータは、必ずA~Pに対応するメモリ 素子のいずれかのアドレス部分から取り出せばよいこと になる。例えば、図17においてA1~P1、A2~P 2, $A(m+1) \sim P(m+1)$, $A(m+2) \sim P$ (m+2)の4つのブロックから、それぞれ4画素ずつ のデータを用いて補間処理する場合には、K1, L1, O1, P10データはアドレス1 λ 5、I2, J2, M 2. N2のデータはアドレス2から、C(m+1). D (m+1), G(m+1), H(m+1) $O \tilde{r} - 9 d r$ ドレス (m+1) から、A (m+2), B (m+2), E(m+2), F(m+2) OF-9 dPF DA(m+2)2)から取り出すというように、アドレスは異なるが、 16個のメモリ素子から1個ずつデータを取り出すことに より、補間に必要なデータが得られることになる。 【0007】ところで、このような方式で補間処理を行

【0007】ところで、このような方式で補間処理を行う場合に、パイプライン処理を実行しようとすると、図 18に示すように、前段のイメージプロセス回路からの出 40 力データを、2つのメモリa、b(ダブルバッファ)を 用いて、メモリaとメモリbに切り替えて書き込むよう にし、一方のメモリにデータを書き込んでいるときに他 方のメモリトに書き込まれているデータを読み出して、 拡大縮小処理部へ入力するようにしなければならない。 しかしながら、拡大縮小処理において、各ブロックの境 界部分などの補間処理には、補間処理に必要とする一部 のデータを次の領域の補間処理に再度用いなければならない状態が生じる。すなわち、例えばメモリトに書き込み読み出したデータのうちハッチングで示した次の処理 50

でも必要とするデータ(のり代分)は、再度メモリaには前段の処理部から書き込むことはできないので、メモリ b からバッファを介してメモリaに転送するなどの操作が必要となる。このような操作は極めて煩雑であり、現実的にはこのような操作を伴うパイプライン処理は困難であり、したがって従来はこのようなパイプライン処理は行わず、前段の出力データは一旦フレームメモリへ格納し、フレームメモリからその都度データを読み出して拡大縮小処理を行う方式が用いられている。 {0008}

【発明が解決しようとする課題】従来の画像処理装置は、上記のように複数のイメージプロセス回路による拡大縮小処理を含む画像処理は、それぞれバスを通してフレームメモリからデータを読み出しあるいは書き込みを行って実行されるようになっている。したがって、実時間処理を行う場合には、バスを通るデータ転送量が極めて多く、処理時間と共に消費電力が増大するという問題点がある。

【0009】本発明は、従来の画像処理装置における上記問題点を解消するためになされたもので、バスのデータ転送量を低減すると共にメモリ容量を増やすことなく拡大縮小処理を含む複数の画像処理がリアルタイムでバイブライン処理できるようにした画像処理装置を提供することを目的とする。

[0010]

【課題を解決するための手段】上記問題点を解決するた 30 め、本発明は、固体撮像素子から出力されフレームメモ リに記録された画像データにおいて、拡大縮小処理部を 含む複数の画像処理部で空間的な画像処理を施して出力 させる画像処理装置に対して、前記拡大縮小処理部の前 段に、(補間サイズの行数)×(補間サイズに少なくと も1を加えた列数)分の同時アクセス可能なメモリ素子 からなるメモリを備え、該メモリは前段の画像処理部か らの出力データを書き込むメモリ部と拡大縮小処理部へ の入力データを読み出すメモリ部とを列単位で切り替え 可能に構成され、前記読み出しメモリ部に格納された補 間に必要な(補間サイズの行数)×(補間サイズの列 数)個のメモリ素子のデータを選択的に読み出し補間処 理を行い、同時に残りの書き込みメモリ部へ前段の画像 処理部からの出力データを書き込みパイプライン処理を 実行するように構成したことを特徴とするものである。 【0011】このように構成することにより、小容量の メモリを用いてリアルタイムでパイプライン処理が行え る拡大縮小処理を含む画像処理の可能な画像処理装置を 実現するととができる。

[0012]

【発明の実施の形態】次に実施の形態について説明す

る。まず、本発明に係る概略的な実施の形態を図1に基 づいて説明する。この実施の形態は画像処理部として拡 大縮小処理部を含む2つの画像処理部で構成している場 合を示している。本実施の形態に係る画像処理装置にお いては、バス1に接続された各部の制御を行うCPU2 の制御により、CCD撮像素子からの撮像信号をプリブ ロセス回路3で処理した信号を、バス1を介してフレー ムメモリ4へ一旦記憶し、次いでフレームメモリ4から 読み出した画像データをバス1を介してイメージプロセ ス回路5に入力させるまでは、従来の画像処理装置と同 じである。本発明に係る画像処理装置においては、初段 の画像処理部であるイメージプロセス回路5からメモリ 6及びセレクタ7を介して次段の画像処理部である拡大 縮小処理部8までを直列に接続しておいて、パイプライ ン方式で画像処理を行い、JPEG処理部9でJPEG 処理を行ったのち、画像データをバス1を介してフレー ムメモリ4やメモリカード等に記録するようになってい る。

【0013】とのようにバス1を介したデータ転送量 は、フレームメモリ4から初段のイメージプロセス回路 20 5への転送と、JPEG処理部9からフレームメモリ4 又はメモリカードへの転送だけとなり、したがってフレ ームメモリと拡大縮小処理部8との間でデータのやりと りを行っていた従来例と比べて、データ転送量はかなり 低減させることができる。

【0014】次に、拡大縮小処理部及びその前段に配置 されているメモリ及びセレクタの構成について、詳細に 説明する。まず、メモリ6は図2に示すように、4×5 (ROW×COL)の20個の独立メモリ素子A~Tを用いて構成 されており、このように構成されているメモリ6への画 像データの格納は、次のように行われる。すなわち、拡 大縮小処理部8ではCubic補間処理が行われ、その処理 には4×4の16個の画素データが必要なので、図3に示 す画像のA1~P1のブロックの画素データをメモリ6 の各メモリ素子A~Pのアドレス1に格納し、次いでA 2~P2のブロックの画素データをメモリ素子A~Pの アドレス2に格納する。以下同様にして画像の列(ROW) 方向のブロックの画素データをメモリ素子A~Pの各ア ドレスに順次格納する。そして、図4に示すように、メ モリ6を構成するメモリ素子A~Pのアドレス1の画像 データを、セレクタ7を介して読み出し、拡大縮小処理 部8においてCubic補間処理を行う。セレクタ7は20個 の入力から1個を選択して出力する16個のセレクタで構 成されている。とのメモリ素子A~Pからの画像データ の読み出し中に、20個の独立メモリ素子A~Tの残りの メモリ素子Q, R, S, Tのアドレス1, 2, · · · · · に、図5の(A)に示すように、対応する画像データ Q1~T1, Q2~T2, ····を書き込み格納す

【0015】第1の列方向の補間処理が終了すると、次 50 【0019】次に、図8の(A), (B)のタイミング

に独立メモリ素子E~Tに書き込まれている16個の画素 データを順次読み出して第2の列方向のCubic補間処理 を行う。そして、との際、メモリ素子A~Dの各アドレ スに格納されている画素データA1~D1, A2~D 2, ・・・・・は不要になるので、図5の(B) に示す ように、独立メモリA~Dの各アドレスに、画素データ Q1~T1、Q2~T2、····の行(COL) 方向に 隣接している画素データAl~Dl、A2~D2、・・ ・・・を、上記第2の列方向のCubic補間処理のための 画素データの読み出し中に、新たに書き込み格納する。 以下同様にして図5の(C)に示すように、16個の画素 データを読み出して Cubic補間処理中に、新たに1列分 の画素データを順次書き込み、これにより小容量メモリ 6を用いて画像領域全体に亘ってCubic補間処理をバイ

ブライン的に実行することができる。 【0016】以上のCubic補間処理中における16個の独 立メモリ素子A~Tからなるメモリ6におけるアクセス 態様を図6に示す。また、メモリ6からセレクタ7を介 してCubic補間処理のために読み出される画素データ と、読み出された16個の画素データを用いて拡大縮小処 理部でCubic補間処理を行う際における、各画素データ に乗算される補間係数の切り替え態様を図7の(A). (B) に示す。なお、図7の(A) はメモリ素子A~D が書き込み状態となっている場合、図7の(B)はメモ リ素子E~Hが書き込み状態となっている場合を示して

【0017】次に、拡大縮小処理部を含む画像処理部の 処理の実行/停止制御について説明する。画像処理の中 で拡大縮小処理は特殊な処理であり、入力されてくるデ ータの数と出力されるデータの数とが変化する。すなわ ち、拡大処理の場合は、密に画素データを取り込むこと になるので、16個の画素データから処理されたデータが 複数個出力される場合があり、一方、縮小処理の場合 は、16個の画素データから処理されたデータが1個も出 力されない場合もある。したがって、このように拡大縮 - 小処理ではデータが不連続で出力されるため、前段の画 像処理部と拡大縮小処理部との間のデータの授受は連続 的に行えず、前段の画像処理部例えばローパスフィルタ 処理部の処理の実行と同期させて同様に処理を連続的に 40 実行させることはできない。

【0018】本実施の形態においては、前段の画像処理 部と拡大縮小処理部との間に設けているメモリ6は、拡 大縮小処理部でCubic補間処理に必要な16個のデータの 他に1列分の書き込みメモリ素子を備えているので、C ubic補間処理に必要とする画素データの当該ブロックの 処理ステップの実行中及び前段処理部からのデータの書 き込み中に、前段処理部及び拡大縮小処理部における次 の処理ブロックの処理の実行の可否を判断して、実行/ 停止の制御を行うことができる。

8

チャートに基づいて、前段画像処理部及び拡大縮小処理 部の実行/停止の制御について説明する。図8の(A) は、拡大処理時の実行/停止制御を示すタイミングチャ ートで、拡大処理時には元の画素に比べて密に画素をと るととになるので、同じ16個の画素データを用いて複数 回Cubic補間処理をすることになる。そうすると、その 処理期間に新たにデータを受け取ることができないた め、そのように同じデータで複数回Cubic補間処理をす る場合には、前段の画像処理部の処理の実行を停止させ る必要がある。そのため、前段の画像処理部の処理を停 10 止させる必要がある場合は、実行/停止判定部(拡大縮 小処理部内に設けられている) により、処理実行停止判 定信号を出力させ、CPUを介して前段の画像処理部の 処理の実行を一時停止させるようにする。

【0020】図8の(B)は、縮小処理時の実行/停止 制御を示すタイミングチャートで、縮小処理時には、元米

 $Z = x a \cdot y a \cdot A + x b \cdot y a \cdot B + x a \cdot y b \cdot C + x b \cdot y b \cdot D$

【0022】そして、との場合に用いるメモリは、図10 の(A) に示すように、2×3の6個の独立メモリ素子 20 A~Fで構成され、とのメモリへの画素データの格納 は、この4点補間処理では2×2の4個の画素データが 必要なので、図10の(B) に示す画像のA1~D1のプ ロックの画素データをメモリの各メモリ素子A~Dのア ドレス1に格納し、次いでA2~D2のブロック画素デ ータをメモリ素子A~Dのアドレス2に格納し、以下同 様にして画像の列方向のブロックの画素データをメモリ 素子A~Dの各アドレスに順次格納する。そして、この メモリの4つのメモリ素子A~Dに格納されている画素 A1~D1のデータが4点補間処理のために読み出され 30 るとき、図10の(B)に示す画像において画素C1, D 1, C2, D2, ・・・・・ k 隣接している 1 列の画素 E1, F1, E2, F2, · · · · · のデータがメモリ の残りの独立メモリ素子E、Fの各アドレスに書き込ま れるようになっている。

-【0023】次いで、メモリ素子C~Fに格納されてい るデータC1, D1, E1, F1を用いて4点補間処理 を行い、このCubic補間処理中に、画像の画素 E1. F 1 にCOL方向に隣接している画素 A 1 , B 1 , A 2 , B 2. ・・・・のデータを、メモリ素子A、Bに書き込 40 み格納されるようになっている。このようなメモリへの アクセス態様を図11に示し、また2×2の4点補間処理 の場合のメモリ16、セレクタ17、拡大縮小処理部18の概 略ブロック構成を図12に示す。

【0024】なお、上記実施の形態においては、拡大縮 小処理部の前段に配置するメモリとして、(補間サイズ の行数)×(補間サイズ+1の列数)の独立メモリ素子 で構成したものを示したが、(補間サイズ+2以上)の 列数の独立メモリ素子で構成したメモリを用いることも でき、同様に読み出し書き込み動作を行わせることが可 50 ミングチャートである。

*の画素に比べて粗に画素をとることなので、ある時点で は16個の画素データを処理に使わない場合が生じる。そ の場合は、Cubic補間演算処理が早く完了してしまうの で、前段の画像処理部から出力されてくる次の処理デー タがメモリに書き込まれるまで、拡大縮小処理部の処理 を一時停止させる必要がある。そのため、そのような状 態を予め実行停止判定部で判定したとき、拡大縮小処理 部の自己の処理の実行を一時停止させるようにする。

【0021】上記実施の形態においては、拡大縮小処理 部において、4×4の16個の画素データを用いてCubic 補間処理を行うようにしたものを示したが、例えば図9 に示すように2×2の4個の画素A~Dのデータを用い て4点補間処理を行うようにすることも可能である。こ の場合におけるZ位置の補間データは、画素データをA ~Dで表すものとすると、次式(2)のように表され

. (2)

能である。

[0025]

【発明の効果】以上実施の形態に基づいて説明したよう に、本発明によれば、バスのデータ転送量を低減すると 共に、メモリ容量を増やすことなく、拡大縮小処理を含 む複数の画像処理をリアルタイムでバイブライン処理で きるようにした画像処理装置を実現することができる。

【図面の簡単な説明】

【図1】本発明に係る画像処理装置の実施の形態の概略 構成を示すブロック構成図である。

【図2】図1に示した実施の形態における拡大縮小処理 部の前段に配置されるメモリの構成を示す図である。

【図3】図2に示したメモリに格納される画像の画素デ ータ配列を示す図である。

【図4】図1に示した実施の形態におけるメモリ、セレ クタ及び拡大縮小処理部の構成を示す概略プロック構成 図である。

【図5】図2に示したメモリに格納される画素データの アドレシングを示す図である。

【図6】図2に示したメモリのアクセス態様を示すタイ ミングチャートである。

【図7】セレクタによるメモリ格納データと補間係数の 切り替え態様を示す図である。

【図8】拡大処理時及び縮小処理時における前段画像処 理部と拡大縮小処理部の実行/停止制御態様を示すタイ ミングチャートである。

【図9】4点Cubic補間処理態様を示す図である。

【図10】4点Cubic補間処理を行う場合に用いるメモリ の構成及び該メモリに格納される画像の画素データ配列 を示す図である。

【図11】図10に示したメモリのアクセス態様を示すタイ

10

【図12】4点Cubic補間処理を行うメモリ、セレクタ、 及び拡大縮小処理部の構成を示す概略ブロック構成図で ある。

9

【図13】従来の拡大縮小処理を含む画像処理手順を示す 説明図である。

【図14】従来の拡大縮小処理部を含む画像処理装置を示す概略ブロック構成図である。

【図15】16点Cubic補間処理による拡大縮小処理の態様 を示す図である。


【図16】図14に示した拡大縮小処理部の前段に配置され 10 るメモリの構成を示す図である。


【図17】図16化示したメモリに対する画像データの格納

* 【図18】図16化示したメモリを用いてパイプライン処理 を行う場合の態様を示す図である。

【符号の説明】


- 1 バス
- 2 CPU
- 3 ブリブロセス回路
- 4 フレームメモリ
- 5 イメージプロセス回路
- 6,16 メモリ
- 7, 17 セレクタ
- 8,18 拡大縮小処理部
- 9 JPEG処理部






202 203 204-1 204-2 204-n 205 205 201 204-1 204-2 204-n 205 205 205 204-n 205 205 206

【図17】



[図18]



フロントページの続き

F ターム(参考) 58057 BA02 CA16 CB16 CD06 CH05 CH11 CH18

5C023 AA02 AA31 BA02 CA02 DA04

DA08

5C076 AA21 AA22 BA03 BA04 BA05

BA06 BB04